आपके फ़ोन का प्रोसेसर एक चिप नहीं है, और उसे एक बनाना छोड़ देना ही पिछले दशक की असली छलाँग थी

चिप को लेकर सार्वजनिक बातचीत लगभग पूरी तरह एक संख्या पर टिकी है: नोड, जो नैनोमीटर में बताया जाता है और जिसे इस बात का पैमाना मान लिया जाता है कि प्रोसेसर कितना उन्नत है। वह संख्या सालों पहले किसी भी चीज़ की भौतिक नाप होनी बंद हो चुकी थी — और इससे भी बड़ी बात, वह सुधार का मुख्य स्रोत भी नहीं रही। मोटे तौर पर पिछले एक दशक में असली कंप्यूटिंग हार्डवेयर की बढ़त का बड़ा हिस्सा ट्रांजिस्टर छोटे करने से नहीं, बल्कि इस विचार को छोड़ देने से आया है कि प्रोसेसर सिलिकॉन का एक ही टुकड़ा होना चाहिए।

बड़ी चिप वेफ़र पर लगाया गया ख़राब दाँव है

सिलिकॉन वेफ़र पर ख़राबियाँ मोटे तौर पर बेतरतीब जगहों पर गिरती हैं: कोई कण, लिथोग्राफ़ी की कोई चूक, कोई संदूषण। हर ख़राबी उस डाई को मार देती है जिस पर वह गिरी।

इससे डाई के आकार का गणित निर्मम हो जाता है। वेफ़र को बहुत सारी छोटी डाई में काटिए तो एक ख़राबी एक छोटी डाई मारती है और बाक़ी बच जाती हैं। उसी वेफ़र को कुछ बहुत बड़ी डाई में काटिए तो हर ख़राबी आपके उत्पादन का कहीं बड़ा हिस्सा ले जाती है। उपज क्षेत्रफल के साथ धीरे-धीरे नहीं गिरती — वह तेज़ी से लुढ़कती है, और नए नोड पर बड़ी डाई के लिए यही फ़र्क़ चलने लायक़ उत्पाद और न बिकने वाले उत्पाद के बीच का हो सकता है।

एक कठोर छत भी है। लिथोग्राफ़ी मास्क से होकर एक सीमित क्षेत्र पर छापती है, और वही रेटिकल सीमा — क़रीब 800 वर्ग मिलीमीटर — सबसे बड़ी डाई है जो एक बार में उकेरी जा सकती है। आप बस बड़ी चिप बना देने का फ़ैसला नहीं कर सकते।

और एक तीसरी दिक़्क़त, जो कम ज़ाहिर है और लगातार निर्णायक होती जा रही है: हर परिपथ को नए नोड से फ़ायदा नहीं होता। तर्क वाले हिस्से आज भी उपयोगी ढंग से सिकुड़ते हैं। SRAM, यानी प्रोसेसर के भीतर बैठी मेमोरी, हाल की पीढ़ियों में कहीं धीमे सिकुड़ी है। एनालॉग परिपथ, बिजली पहुँचाने वाले हिस्से और इनपुट-आउटपुट इंटरफ़ेस लगभग सिकुड़ते ही नहीं — उन पर वह भौतिकी चलती है जिसे ट्रांजिस्टर की लंबाई से मतलब नहीं। इन सबको उपलब्ध सबसे महँगे सिलिकॉन पर बनाने का मतलब है उन कामों के लिए अग्रिम-पंक्ति की क़ीमत चुकाना जिन्हें उससे कुछ मिलता ही नहीं।

इसके बजाय टुकड़ों से बनाइए

जवाब यह है कि एक चिप बनाना बंद कर दीजिए। आज का प्रोसेसर अक्सर कई चिपलेट होता है — अलग-अलग डाई, हर एक उसी नोड पर बनी जो उसके काम के लिए ठीक है, और सबको एक पैकेट में जोड़ दिया गया ताकि वे मिलकर एक ही पुर्ज़े की तरह बर्ताव करें।

गणना करने वाले कोर सबसे नए, सबसे महँगे नोड पर जाते हैं, जहाँ उन्हें सचमुच फ़ायदा है। इनपुट-आउटपुट, मेमोरी नियंत्रक और एनालॉग हिस्से पुराने, सस्ते और अच्छी तरह जँचे-परखे नोड पर चले जाते हैं, जहाँ वे उतना ही अच्छा चलते हैं। कैश अपनी अलग डाई हो सकती है। उपज बेहतर हो जाती है क्योंकि हर डाई छोटी है। उत्पाद की योजना भी सुधरती है, क्योंकि निर्माता एक ही गणना-डाई की अलग-अलग संख्या जोड़कर पूरी उत्पाद शृंखला बना सकता है, बजाय हर स्तर के लिए अलग चिप डिज़ाइन और प्रमाणित करने के।

यह किसी नाकामी से मजबूरन किया गया समझौता नहीं है। यह इस बात की स्वीकृति है कि "एक चिप" हमेशा से एक मनमानी बंदिश थी, जो उस दौर से विरासत में मिली थी जब सब कुछ साथ-साथ सिकुड़ता था।

टुकड़ों के बीच का जोड़ ही असली समस्या क्यों है

प्रोसेसर को टुकड़ों में बाँटना आसान है। उन टुकड़ों को इस तरह बात करवाना कि जो कमाया वह गँवा न दें — यही मुश्किल है, और वजह है बिजली।

डेटा ले जाने में उतनी ही बिजली लगती है जितनी दूरी और जितना भार उसे चलाना पड़े। एक ही डाई पर तार छोटे और पतले हैं और प्रति बिट बिजली बहुत कम। उसी बिट को डाई से बाहर, पैकेट से होकर, सर्किट बोर्ड के पार भेजिए और ख़र्च कई गुना बढ़ जाता है — इस हद तक कि आज के हार्डवेयर में किसी संख्या को लाना-ले जाना उस पर गणित करने से ज़्यादा बिजली खा सकता है। जो चिपलेट डिज़ाइन पुराने मल्टी-चिप बोर्ड की तरह बात करेगा, वह कमाई से ज़्यादा लौटा देगा।

इसलिए पैकेजिंग को लिथोग्राफ़ी जितना ही परिष्कृत होना पड़ा। 2.5D एकीकरण डाइयों को अगल-बगल एक सिलिकॉन इंटरपोज़र पर बिठाता है — यानी सिलिकॉन का एक टुकड़ा तार बिछाने के लिए इस्तेमाल होता है, जिस पर किसी सर्किट बोर्ड से कहीं महीन जोड़ बन सकते हैं, ताकि डाइयाँ छोटे, घने और कम बिजली वाले रास्तों से बात करें। 3D एकीकरण इससे आगे जाकर डाइयों को एक के ऊपर एक चढ़ा देता है और उन्हें थ्रू-सिलिकॉन वाया से जोड़ता है: वेफ़र के आर-पार बने छेद, जिनमें धातु भरी होती है, ताकि संकेत सिलिकॉन के चारों ओर घूमने के बजाय उसके भीतर से निकल जाएँ। सबसे नया तरीक़ा, हाइब्रिड बॉन्डिंग, टाँके के दाने पूरी तरह छोड़ देता है और दो डाइयों को उनकी चमकाई हुई सतहों पर सीधे ताँबे-से-ताँबे के संपर्क से जोड़ देता है, जिससे जोड़ों की दूरी लगभग दस गुना घट जाती है और तार और छोटे हो जाते हैं।

देखने लायक़ संख्या प्रति वर्ग मिलीमीटर ट्रांजिस्टर नहीं है। वह है प्रति बिट कितनी बिजली में डेटा हिला — और पैकेजिंग की हर प्रगति उसी संख्या पर हमला है।

ढेर लगाई मेमोरी, और AI हार्डवेयर पैकेजिंग से क्यों बँधा है

यहीं यह बात अमूर्त होना बंद कर देती है। मशीन लर्निंग के एक्सेलेरेटर मेमोरी बैंडविड्थ से बँधे हैं: एक-एक टोकन बनाते वक़्त मॉडल के वज़न लगातार मेमोरी से पढ़ने पड़ते हैं, और प्रोसेसर अपना बहुत सारा जीवन इंतज़ार में बिताता है।

आज के हार्डवेयर का जवाब है ढेर लगाई मेमोरी — DRAM की डाइयाँ थ्रू-सिलिकॉन वाया से एक के ऊपर एक जुड़ी हुईं और इंटरपोज़र पर प्रोसेसर के बिल्कुल बग़ल में बैठी हुईं। चूँकि जोड़ छोटा है और बोर्ड के बजाय सिलिकॉन के भीतर से बना है, वह बेहद चौड़ा हो सकता है: पारंपरिक मेमोरी बस के कुछ दर्जन जोड़ों की जगह हज़ारों समानांतर जोड़। बैंडविड्थ लगभग उसी चौड़ाई के अनुपात में बढ़ जाती है।

नतीजा साफ़ कहने लायक़ है, क्योंकि यह आम कहानी को उलट देता है। AI एक्सेलेरेटर की आपूर्ति पर अड़चन अक्सर लिथोग्राफ़ी नहीं, एडवांस्ड पैकेजिंग और ढेर लगाई मेमोरी की क्षमता रही है। रुकावट ट्रांजिस्टर छापने से खिसककर उन्हें जोड़ने पर आ गई।

मुश्किल क्या हो जाता है

यहाँ कुछ भी मुफ़्त नहीं है, और नई दिक़्क़तें इलेक्ट्रॉनिक कम, यांत्रिक ज़्यादा हैं।

गरमी। ढेर लगाने का मतलब है किसी डाई को गरमी के स्रोत और हीटसिंक के बीच में फँसा देना। ढेर के बीच दबी गरम परत के पास बाहर निकलने का सीधा रास्ता नहीं होता, जिससे यह बँध जाता है कि हर परत कितनी बिजली खर्च कर सकती है और किसके ऊपर क्या चढ़ाया जा सकता है।

यांत्रिक तनाव। सिलिकॉन, ताँबा, कार्बनिक सब्सट्रेट और टाँका — गरम होने पर सब अलग-अलग दर से फैलते हैं। इन्हें एक कड़े ढाँचे में जोड़िए और तापमान के चक्कर लगवाइए, तो टेढ़ापन और थकान ठीक उन्हीं महीन जोड़ों पर आती है जिन्हें बनाने में इतनी मेहनत लगी।

हर डाई की पहले से जाँच। यह बारीक़ और महँगी बात है। अगर आठ डाई एक पैकेट में जोड़ी गईं और एक ख़राब निकली, तो आपने एक डाई नहीं गँवाई — आपने पूरा पैकेट गँवाया, और उसके साथ सात अच्छी डाइयाँ भी। इसलिए जोड़ने से पहले हर डाई की पूरी जाँच ज़रूरी है, जो तब कठिन है जब उसके इंटरफ़ेस ही जुड़ने के बाद परखे जाने के लिए बने हों। जाँच की लागत तेज़ी से बढ़ती है, और यह असली बंदिश है कि कोई डिज़ाइन कितने चिपलेट जोड़ने का ख़र्च उठा सकता है।

इंटरफ़ेस। अलग-अलग कंपनियों के चिपलेट आपस में चलें, इसके लिए उनके बीच का जोड़ मानकीकृत होना चाहिए — UCIe जैसे उद्योग-प्रयास यही कर रहे हैं। खुला चिपलेट बाज़ार चिप डिज़ाइन का अर्थशास्त्र काफ़ी बदल देगा, और वह अभी बना नहीं है।

विद्यार्थियों और शोधकर्ताओं के लिए क्यों मायने रखता है

पैकेजिंग कभी इस उद्योग का पिछला सिरा थी — वह बेरौनक़ जोड़ने और जाँचने का क़दम जो दिलचस्प काम ख़त्म होने के बाद किया जाता था, आम तौर पर कहीं और और आम तौर पर कम पैसे में। अब सिस्टम का बहुत सारा प्रदर्शन वहीं तय होता है, और उसके हुनर सामने के डिज़ाइन से अलग हैं: तापीय-यांत्रिक सिमुलेशन, सामग्री का चुनाव, उच्च आवृत्ति पर संकेत की शुद्धता, नापजोख और परीक्षण इंजीनियरिंग।

भारत के लिए यह कोई अमूर्त टिप्पणी नहीं है। देश के सेमीकंडक्टर कार्यक्रम के तहत मंज़ूर ज़्यादातर परियोजनाएँ अग्रिम-पंक्ति की फ़ैब नहीं, जोड़ने-जाँचने-पैक करने वाले संयंत्र हैं, और फ़ैब क्षमता उसके पीछे आ रही है। इसे कभी-कभी उद्योग के कम मूल्य वाले सिरे से समझौता कह दिया जाता है। तकनीकी आधार पर यह विवरण पुराना पड़ चुका है: आज के प्रदर्शन-लाभ का अच्छा-ख़ासा हिस्सा एडवांस्ड पैकेजिंग से ही निकाला जा रहा है, और आपूर्ति शृंखला का यही हिस्सा बार-बार AI हार्डवेयर की असली अड़चन साबित हुआ है। भारत में इलेक्ट्रॉनिक्स या सामग्री इंजीनियरिंग में उतरने वाला कोई भी व्यक्ति ऐसे उद्योग में उतर रहा है जिसकी बढ़त ठीक इसी परत पर हो रही है — और वहाँ की दिलचस्प समस्याएँ लिथोग्राफ़ी की नहीं, गरमी, यांत्रिकी और नापजोख की हैं।

अक्सर पूछे जाने वाले सवाल

चिपलेट क्या है?

यह उन कई अलग सिलिकॉन डाइयों में से एक है जिन्हें जोड़कर एक प्रोसेसर पैकेट बनाया जाता है — हर डाई उसी नोड पर बनी जो उसके काम के लिए सबसे ठीक है, और सब इस तरह जुड़ी हुईं कि पैकेट एक ही पुर्ज़े की तरह चले।

एक बड़ी चिप ही क्यों नहीं बना लेते?

क्योंकि ख़राबियाँ वेफ़र पर मोटे तौर पर बेतरतीब गिरती हैं, इसलिए डाई बड़ी होते ही उपज तेज़ी से गिरती है, और लिथोग्राफ़ी रेटिकल सीमा — क़रीब 800 वर्ग मिलीमीटर — से बड़ी डाई उकेर ही नहीं सकती। बड़ी अकेली डाई तब भी बर्बादी है जब परिपथ के कई हिस्सों को उन्नत नोड से कुछ मिलता ही नहीं।

पैकेजिंग प्रदर्शन पर इतना असर क्यों डालती है?

क्योंकि डाइयों के बीच डेटा ले जाने में बिजली और समय लगता है, और आज के हार्डवेयर में किसी संख्या को ले जाना उस पर गणित करने से ज़्यादा बिजली खा सकता है। इंटरपोज़र, थ्रू-सिलिकॉन वाया और हाइब्रिड बॉन्डिंग उन जोड़ों को छोटा और घना कर देते हैं, और इसी से चिप बाँटने का फ़ायदा बचा रहता है।

ढेर लगाई मेमोरी क्या है और AI हार्डवेयर को इसकी ज़रूरत क्यों है?

यह थ्रू-सिलिकॉन वाया से एक के ऊपर एक जुड़ी DRAM डाइयाँ हैं, जो प्रोसेसर के बग़ल में बैठकर बहुत चौड़ा और छोटा जोड़ देती हैं। AI एक्सेलेरेटर की रफ़्तार अक्सर इस बात से बँधी होती है कि वज़न मेमोरी से कितनी तेज़ी से पढ़े जा सकते हैं, इसलिए वहाँ गणना से ज़्यादा बैंडविड्थ मायने रखती है।

"नो-गुड-डाई" वाली समस्या क्या है?

अगर पैकेट में कई डाइयाँ हों और एक ख़राब निकले, तो पूरा जोड़ा हुआ पैकेट फेंकना पड़ता है और उसके साथ भीतर की अच्छी डाइयाँ भी। इसलिए हर डाई को जोड़ने से पहले पूरी तरह जाँचना पड़ता है, जो तकनीकी रूप से कठिन है और लागत काफ़ी बढ़ा देता है।